(500×80px)(450×80px)(460×80px)(470×80px)(2).png "AAiT")
ASML、ハイパーNAリソグラフィー開発に着手 36年に0.2nmプロセス実現へ
オランダの半導体製造装置大手、ASMLがすでにハイパーNAEUV（極端紫外線）リソグラフィー装置の開発を検討しているもようだ。
ASMLはこのほど、米Intel（インテル）に初の高NA EUV（極端紫外線）リソグラフィー装置を納入した。2ナノメートル（nm）プロセス以下のチップ製造に使用される。将来的に台湾の半導体受託製造大手である台湾積体電路製造（台積電・TSMC）、韓国・サムスン電子も同装置を導入し、約1nmプロセスに使用される見通しだ。
快科技によると、ある情報筋はASMLはすでに次世代のハイパーNAリソグラフィー装置の開発に取り組んでいると明らかにした。
ASMLの第1世代の低NA EUVリソグラフィー装置は、1回の露光で0.33 NA（開口値）、13.5nmの臨界寸法（CD）、26nmの最小メタルピッチ、約25〜30nmの内部接続ピッチを持ち、4/5nmプロセスの製造に適している。さらに二重露光を用いれば、内部接続ピッチを21〜24nmまで縮小することができるため、TSMCの「N3B」のような3nmプロセスの製造も可能だ。
第2世代のEUVリソグラフィー装置は、0.55NAまで向上し、CDを8nmまで縮小。最小メタルピッチを約16nmとすることで、例えばインテルが1.4nmノードで初めて採用することを明らかにした3〜1nmの製造も可能となる。
ASMLのマーティン・ファン・デン・ブリンクCTOは、海外メディアのインタビューで「ASMLが30年頃に完成が見込まれる0.7を超えるNA値のハイパーNA技術の開発を検討している」と述べた。
次世代EUVリソグラフィー装置は、高NA二重露光に比べて低コストで、ロジックプロセッサやDRAMメモリーチップの製造にも使用できるという。
ASMLは、低NAリソグラフィー装置の生産コストは少なくとも1億8300万米ドル（約274億5000万円）、高NAリソグラフィー装置は3億8000万米ドル以上になるというデータを開示している。
米マイクロエレクトロニクス研究センター（IMEC）のロードマップによると、30年ごろに 0.7nmプロセス、次いで0.5nm、0.3nm、0.2nmと進むはずだが、これらの実現は36年以降になると予測している。
