(500×80px)(450×80px)(460×80px)(470×80px)(2).png "AAiT")
TSMCが2nmプロセスで前進、価格は3万米ドル突破か
半導体大手の台湾積体電路製造（TSMC）が、最先進半導体技術である回路線幅2ナノメートル（nm、ナノは10億分の1）世代の「N2」プロセスにおいて、重大な技術ブレークスルーを実現したと、複数のメディアが伝えた。業界筋の情報によると、TSMCの2nmプロセスを用いたウエハーの価格は1枚あたり3万米ドル（約447万9000円）を超える見込みだという。
N2ではNanoFlexと呼ばれる、GAA(Gate All Around)という4D形状のFETの構成を調整する「GAA（Gate All Around） FET」（全周ゲートFET）技術を投入する。
報道によると、N2プロセスは、3ナノ級ノードである「N3E」と比較して、同等の効率下でパフォーマンスを10～15％引き上げることができるか、あるいは同等の周波数においてエネルギー消費を25～30％低減できる。さらに注目すべきは、トランジスタ密度を15％向上できる点で、これはTSMCの半導体技術のさらなる飛躍を意味する。
もっとも技術のレベルアップに伴って、コストも跳ね上がる。TSMCの2ナノ半導体の価格は300mmウエハー換算で1枚当たり3万米ドルの大台を超えるとみられており、当初予想の2万5000米ドルをさらに上回る水準だ。1万8500～2万米ドル水準の3ナノ品や、1万5000～1万6000米ドル水準の4/5ナノ品と比べて大幅な上昇となる。
報道によると、TSMCは2025年下半期に2ナノ品の量産を始める計画で、早ければ2026年を待たずに生産第1陣が納品される見通し。初の納品先は米アップルとの見方が濃厚だ。
このほか、TSMCはこのほど、半導体後工程を手掛ける米アムコー・テクノロジーと協業し、米アリゾナ州で半導体チップの生産・パッケージング・検査などの後工程を手掛けると発表した。TSMCはアリゾナ州に回路を形成する「前工程」の工場を持っており、同協業によって、半導体製品の生産周期を短縮する。
