(500×80px)(450×80px)(460×80px)(470×80px)(2).png)
TSMC、AIチップの「三層ケーキ」理論を初提唱
光インターコネクトが将来最重要、COUPE技術が主役に
半導体受託生産（ファウンドリー）世界大手の台湾積体電路製造（TSMC、台積電）は14日、AI（人工知能）チップについて、「SoIC・CoWoS・COUPE光インターコネクト技術を含む完全な「三層ケーキ」アーキテクチャを構築していると明らかにした。
同日開催された「TSMC 2026年テクノロジーフォーラム」において、TSMCの副共同最高執行責任者の張暁強氏は、外部ではAIエコシステムを電力・データセンター・チップ・モデル・アプリケーションと積み重なる「五層ケーキ」で描写することが多いが、チップの観点から再分解すると、AIチップ自体はさらに3つの中核的な層次に細分化できると述べた。
張暁強氏によれば、3つの層次はそれぞれ「演算（Compute）」「異種統合と3D IC」、そして「将来最も重要な」フォトニクス（Photonics）と光インターコネクトだという。
TSMCの先進技術ビジネス開発部長の袁立本氏は、TSMCがSoIC・CoWoS・COUPE光インターコネクト技術を含む完全な「三層ケーキ」AIプラットフォームアーキテクチャを構築していると指摘した。世界初のCOUPE技術を採用した200Gbpsのマイクロリング変調器（Micro Ring Modulator）が今年から生産を開始し、1億分の1以下のビット誤り率を実現したことも明らかにされた。フォーラムの場で張暁強氏は「COUPEを必ず覚えておいてほしい」とも述べた。
COUPE光インターコネクト技術とは、SoIC技術を通じて電子集積回路（EIC）と光子集積回路（PIC）を3D積層することで、コンポーネント間の距離を縮め、帯域幅と電力効率を向上させ、電気結合損失を低減する技術だ。今年4月、TSMCはCOUPEシリコンフォトニクス統合プラットフォームが今年中に量産に入る予定であり、共封装光学（CPO）の実用化を推進する重要なマイルストーンになると述べていた。
袁立本氏は、2030年までにTSMCは400Gbps光変調器・多波長・多ファイバーアレイ技術を通じて帯域幅密度を8倍の4TBpsに向上させると述べた。従来の銅線と比較してCOUPEはシステムエネルギー効率を4倍向上させ、遅延を10分の1に低減できると強調した。さらにパッケージングプラットフォームとの深い統合が進めば、エネルギー効率は10倍向上、遅延は20分の1に低減でき、将来のAIデータセンターの重要な基盤技術となるとした。
国金証券は、光エンジンのPICとEICの接続において、エヌビディアとブロードコムがTSMCのCOUPE技術を採用し始めていると述べた。TSMCのCOUPE技術はシリコンフォトニクス世代におけるTSMCの業界的地位を強固にすることが期待される。この製品は2026年に規模化量産を同時に実現し、CPO産業チェーンの成熟度が全面的に達成されたことを示す。業界の市場規模は指数関数的な拡大を迎え、2030年のCPO市場規模は100億ドルに達する見込みだ。
COUPE光インターコネクト技術に加え、TSMCはCoWoS技術のイテレーションロードマップも更新した。2028年にはマスクサイズ14倍のCoWoSを量産し、20個のHBMを統合できるようになる。2029年にはさらにマスクサイズ14倍超のバージョンに進み、24個のHBMを統合できるようになる予定だ。
特筆すべきは、TSMCが今年量産するマスクサイズ5.5倍のCoWoSが現在世界最大サイズのバージョンであり、その歩留まりはすでに98%に達していることだ。
