(500×80px)(450×80px)(460×80px)(470×80px)(2).png)
華為、5年後に1.4nmプロセス半導体を実現へ
微細化以外の技術で
中国通信機器大手の華為技術（ファーウェイ、広東省深セン市）の何庭波氏は25日、IEEE（電気電子学会）が主催する国際回路システムシンポジウム「ISCAS 2026」で、同社が5年後の2031年に1.4ナノメートル（nm）プロセス半導体を発表する計画であることを明らかにした。
何氏は、「半導体の新たな道筋の探索と実践」と題した基調講演を行い、半導体産業発展の新原則である「韬（τ）定律（タウの法則）」を発表した。韬（τ）定律は「幾何学的縮小」に代わる「時間（τ）の縮小」を半導体と電子システムの進化における新たな指導原則として提唱するもの。ロジックフォールディング（論理折り畳み）などの革新的技術を通じて、信号伝播遅延を継続的に圧縮し、トランジスタ密度を絶えず向上させることで、半導体と電子システムの持続的な進化を実現するという。
近年、半導体産業を半世紀以上にわたって主導してきた「ムーアの法則」は、物理的限界と経済的効率性という二重の課題に直面している。トランジスタの幾何学的縮小の鈍化やトランジスタのコスト低減効果の消失といった発展上の困難に直面する中、従来のプロセス路線の制約を超え、指数関数的に高まるコンピューティング性能需要を満たす全く新しい持続可能な進化路線を探索することは、グローバルな半導体業界が早急に解決すべき共通の課題となっている。
華為が提唱する「ロジックフォールディング（LogicFolding）」などのコア技術は、デバイス・回路・チップからシステム層に至る多層的な協調最適化体系を構築するものだ。この体系は時定数τのシステム的な低減を目標とし、各層レベルの性能・エネルギー効率・トランジスタ密度の持続的向上を推進することを目指している。
将来の展望
今回の基調講演で何氏は、華為がどのようにして韬（τ）定律をスマートフォンとAI（人工知能）コンピューティング分野の実践に応用してきたかを詳しく説明した。過去6年間の実践において、韬（τ）定律に基づいて同社はすでに381種類のチップを設計・量産し、あらゆる業種・分野の需要を幅広くカバーしてきた。
| マイルストーン | 内容 |
|---|---|
| 2026年秋 | 麒麟（Kirin）チップがロジックフォールディング技術を初採用して発売予定 |
| 2031年（予測） | 韬（τ）定律ベースの高端チップのトランジスタ密度が1.4nmプロセス相当水準に到達 |
| 過去6年間の実績 | 韬（τ）定律に基づく381種類のチップを設計・量産 |
何庭波氏は将来に向けて「未来は必ずオープンな協力のものになる。半導体進化の道筋において、すべての答えを単独で完成させられる企業は存在しない。韬（τ）定律の路線のもと、グローバルの科学者・エンジニア・産業パートナーと緊密に協力し、半導体と電子産業の持続的な発展を共に推進することを期待している」と述べた。
同日の前場、華為の大規模言語モデル（LLM）を使った産業向け生成人工知能（AI）「華為盤古大模型3.0」関連銘柄が高く寄り付いた。梅安森が20%のストップ高、雲鼎科技が寄り付きからストップ高、科大自控が23%超の上昇で始まり、易点天下・九聯科技・南威軟件もそれぞれ高く寄り付いた。
